微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 时序报告的问题

时序报告的问题

时间:10-02 整理:3721RD 点击:

使用Encounter8.1,进行的设计,读取时序约束文件*.sdc,但是在进行时序分析的时候,在报告中总是出现:
No constrainted timing paths found.
Design may not be constrainted or library is missing timing information.
使用report_timing命令也会出现:No constrainted timing paths found
设计是在Place之后CTS之前。load sdc文件的时候没有报告任何错误和警告。
但是使用all_clock命令能够报告出*.sdc中创建的时钟,不知道这是为什么请大家帮忙解决。谢谢

or library is missing timing information 是不是 checkDesign什么的试试看 check now

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top