微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 版图后对时序有很大影响吗

版图后对时序有很大影响吗

时间:10-02 整理:3721RD 点击:
在DC综合后,setup-time有25ns余量(周期为38ns),hold-time有-3ns违例(当然没管它)但在encounter布图后优化,encounter里显示建立时间和保持时间均不违例,但在pt里分析,setup-time违例,slack为-3ns,hold为-2左右。
差距好大,是布图的问题还是综合的网表本身有问题?
还有为什么encounter里显示不违例,pt里却违例了呢
小弟初学后端,求各位大神解答,谢谢

是不是 delay calculation 有不同呢?
ICC 有一个feature 可以提高ICC和PT 的correlation 不过看上去这么大的差距 应该是something is wrong
以上言论不代表本台立场

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top