TetraMAX DRC S1 violations 求指点
时间：10-02
整理：3721RD
点击：
使用TetraMAX对一个.verilog 设计进行ATPG过程中出现DRC violation (S1)，具体如下：
对其中一个violation 用GSV打开电路图，（自动切换到shift模式），如下：
之前也遇到过S1类型的violation，基本都是由于复位信号没有设置正确导致的(man S1里也是这么解释的)，比较好修改。但是这个……组合逻辑怎么会block chain啊?
求指点啊。
谢谢啦。
对其中一个violation 用GSV打开电路图，（自动切换到shift模式），如下：
之前也遇到过S1类型的violation，基本都是由于复位信号没有设置正确导致的(man S1里也是这么解释的)，比较好修改。但是这个……组合逻辑怎么会block chain啊?
求指点啊。
谢谢啦。
走过路过的帮忙看看啊，提点思路呀，谢谢啦