• · 关于BCD工艺12-30
• · 使用formality检查对比带有扫描链的门级网表在reorder之前和之后的差异12-30
• · sdf文件中的延时12-30
• · 请教时钟树的fanout12-30
• · 一道CMOS电路关于负载方面的笔试题12-30
• · 以前做的工程，现在打开报timing出问题了，求解释。12-30
• · 求power analysis 的流程方法12-30
• · 关于功耗分析(Power Analysis)的疑惑12-30
• · cadence做rail analysis时报错，求助12-30
• · P&R后的时序分析该用spef还是sdf文件12-30
• · 关于FILLER12-30
• · encounter使用问题floorplan12-30
• · EDI 11.0 虚拟机centos 最后运行的时候出现这个错误，求大神解决12-30
• · 咨询下关于SDF文件中的时序信息12-30
• · 跳槽咨询：深圳招P&R的公司有哪些啊？12-30
• · block的输入管脚没有连接，为什么verify Connectivity检查不到？12-30
• · EDI里面如何用TCL获取某个Instance的power domain信息？12-30
• · ICC 被强制关闭12-30
• · Astro 有一步连接macro和pad的问题12-30
• · calibre lvs extraction warning12-30
• · astro pin12-30
• · v2lvs转换成sp的问题12-30
• · 谁用上华0.5工艺流片啊，一起交流一下！12-30
• · calibre导入的规则文件view后是空白的，求助解决方案12-30
• · set_max_area 0 会影响timing么？12-30