IC后端设计交流
- · site row打出来总是不规则,有间隙,一般是什么原因?12-30
- · starRC怎么设置多个cpu运行?12-30
- · Cadence Virtuoso 导出原理图12-30
- · 各位大神帮忙来看看,谢谢啦。12-30
- · 帖子持续被审核12-30
- · pt中report_analysis_coverage命令12-30
- · pt报timing只有net上的延时,无cell的延时12-30
- · 如何使用ICC 不导出 不想要的layer12-30
- · ncx生成.lib问题12-30
- · 请教astro的一个warning是否影响布线12-30
- · layout中,l/w过小怎么办?12-30
- · StarRC检查出open 和short12-30
- · clock穿不过gating cell12-30
- · drc是跑cell level还是full chip?12-30
- · tetremax run_build_model warning 信息12-30
- · 如何评估方波的质量呢?12-30
- · 大家用STARRC的时候有没碰到过bitmap overflow的问题?12-30
- · 安装DC出错12-30
- · encounter中怎么实现不删掉buffer?12-30
- · 请教 calibre drc 检查via的写法12-30
- · 在import导入gds文件时报错FATAL (299),在线等!12-30
- · 如何用hspice对lpe的网表仿真?12-30
- · 请教Formality 中debug failed point碰到的问题12-30
- · Hsim数模功耗仿真没有波形!请大家帮看看12-30
- · pt的timing 比icc的反而好12-30
栏目分类
最新文章
