clock穿不过gating cell

求助各位高手，我在芯片的管脚上定义了一个clock，这个clock在芯片内经过一个gating cell（dc综合产生的）驱动一部分逻辑。理论上这个clock会穿过gating cell，但是我在clock tree里看到它在这个cell这里就终止了。查了很多资料也没找到问题原因。
一个现象是这个clock tree的所有路径都被标为implicit ignore pin了，我怀疑这个原因导致clock 没穿过去，但是不知道为什么所有路径都是implicit ignore pin。几个管脚上定义了clock，都有这个问题。但芯片内部产生的时钟的clock tree上没有这个问题。请各位高手会诊会诊原因。
谢谢。

有查看了一下这个clock gating cell 前后，在CK上能看到有clock，在Q就看不到clock了。
查看了一下其它正常的gating cell，在CK和Q上都能看到clock。有什么办法看到什么原因导致这两个gating cell行为不一致吗?
另外在encounter里这个clock约束是正常的，但在DC和PT里都报这个gating之后没有clock。