Cadence Virtuoso 导出原理图
时间：10-02
整理：3721RD
点击：
本人做全订制IC设计的时候用的是Cadence Virtuoso 画原理图，其中有调用到其它库的模块。请问有什么方法能像导版图GDS一样，把整个设计的电路图导出来，再导进去整合成一个库。
做个symbol不行么?
做个symbol是可以，但总原理图有调用到其它库的模块，我的目的是将总原理图整合在一个库中，易于备份管理。
都在一个库下，不容易管理吧
库太多也不容易管理呀。
按功能分吧，有tech library， basic library，reference library，有design library。如果你混在一起，权限管理也是个问题。上千个cell也不好管理吧
谢谢小编的回答
是这样的，假如三个人进行一个电路图的设计，每个人建一个库完成一个模块做成symbol，最后调用拼成一张总图。如果我要将这张总图备份到其它地方，是不是需要将三个人的设计库都打包备份，有没有更简单的方法。例如像备份版图那样，导一个GDS就行了。
用copy hierarchical试试看