微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教Formality 中debug failed point碰到的问题

请教Formality 中debug failed point碰到的问题

时间:10-02 整理:3721RD 点击:
目前在用Formality ,verify failed, debug verified 的 point, 诊断结论是svf中有些guidance command rejected.
重新查看formality.log, 发现在使用svf文件是,报过error: unknown command 'guide_mark'。
不知道这两种信息是否关联,如何解决呢?请大侠帮忙解答。谢谢!

我也碰过,svf加载的时候 缺省有可能 rejected , compare的时候,
rtl 比gate特别难做

请问怎么解决的啊,现在formality也遇到同样的问题了,请指教!多谢

之前遇到过类似问题,我解决的办法是DC版本和fm版本保持一之,比如DC用12版的,那fm也用12版的。

我也是换版本,问题就解决了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top