微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > formality失败,如何debug

formality失败,如何debug

时间:10-02 整理:3721RD 点击:



DC之后的网表和pr之后的网表 做formality 但是failed!
请问该如何去debug呢

rtl和综合后的FM有没有过?

恩 那个过了 那个是加了svf的,所以过了;

看具体的report
report_failing_points
report_unmatched_points
你开学了?

恩 是啊 开学了 今年9月份开始找工作了 心里还没底呢;我先report看看哈

找到工作了,估计你也没这兴趣发帖了, 忙得很,

恩 这个倒是,但前提是得先找到啊,现在正发愁呢

先从failed的latch/port/macro

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top