以前做的工程，现在打开报timing出问题了，求解释。

2013年4月做的一个chip（以前是别人做的，现在转接到我手上了），现在要重新简单调整一下，我打开以前做的，source了一下setup.tcl,然后报了一下violation，发现Group regin regout feedthrough 都有很大的时序违反，最大的甚至到-7了，我觉得太奇怪了，按理以前都流片了，不应该有这么大的时序违反啊，是不是我哪里设置不对啊?求大神指点。

就source 了一个setup，falth path什么的东西有加进去么

谢谢答复！false path应该在sdc里面吧?以前做的时候已经读进去了sdc文件的，现在打开应该会默认读sdc文件吧。

用的是signoff工具报的吧，不是pr工具吧

谢谢回复，sign off 工具?没有用过，直接在ICC里用report_constraints 报的啊?
咦，为什么我下载回复不了了啊?
false path不是在SDC文件里的吗?以前只要read_sdc过，我重新打开应该自动加载的吧