微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于功耗分析(Power Analysis)的疑惑

关于功耗分析(Power Analysis)的疑惑

时间:10-02 整理:3721RD 点击:
关于功耗分析的疑惑
在ICC中是In-design Rail做功耗分析,做了这样一个测试:
分别使用CTS完的数据1和该数据直接跑线完的数据2,数据1和
数据2的Cell个数、位置、size等没有变化,没做任何OPT,唯一
区别是数据2有配线,然后用这两个数据做功耗分析,结果数据2
的功耗和压降都变大。
问题:
1、能否说明因为加上了配线,transition和load发生改变,所以
cell的功耗改变?还是有其他原因
2、压降为什么会变大呢?
3、如果问题1成立,我把做功耗分析用的SDC文件进行了修改,
凡是与delay计算有关的制约都加进去,如set_input-transition、
set_load等,然后看同一数据的功耗,结果没变化,这又是为什么?
期待大牛给予指点,感激不尽!

1 说明route前,RC算得不准,原因很多
2 功耗大了,压降自然也大
3 (见1)

谢谢涛哥的指点。
可不可以这样理解您的意思:
功耗与transition和load是有关系的,只是route前后对RC的计算
方法不一样导致计算cell的功耗不一样。
另外,功耗分析时使用的SDC是不是不需要把关于delay计算的制约
加进去,只需要clock信息(create_clock、create_generate_clock)?

最好使用统一的SDC

谢谢您的指点。
还是不太明白您说的“统一的SDC”,指的是PR阶段用的SDC吗?
但是PrimeRial对SDC里面的很多指令不认,以前做的几个项目使用
的SDC只是设定了clock,也没出什么问题。最近在分析这个问题是
否合理,于是就做了很多测试,既然功耗计算与tansition和load有
关系,为什么SDC里面的制约却无效?难道PrimeRail分析功耗时只
是考虑clcok的动作,然后读db中cell功耗的信息计算出来的吗?
请求大神给与详细的指点,谢谢!

谢谢谢谢

希望得到你的指导

power分析是不需要SDC文件的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top