微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > set_max_area 0 会影响timing么?

set_max_area 0 会影响timing么?

时间:10-02 整理:3721RD 点击:
如题,有谁知道么?

具体可以跑两个design对比啊,一个设定一个不设定
估计没啥影响,毕竟是timing优先级最高的
和set leakage power 0应该差不多

这句貌似针对pt中的吧.....貌似后端根本就不认这句....

DC的......

ICC里面也有的,设为0的话工具会尽可能将面积优化到最小。

那就不清楚了....ICC就没有用过了.....encounter是不认这句...

应该不影响。DC会在不恶化timing/DRC的基础上,优化面积。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top