微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 使用formality检查对比带有扫描链的门级网表在reorder之前和之后的差异

使用formality检查对比带有扫描链的门级网表在reorder之前和之后的差异

时间:10-02 整理:3721RD 点击:
大牛们:
使用formality检查带有扫描链的门级网表在reorder之前和之后的差异。我用一个小的例子在做实验。
在setup阶段,禁止了网表的scan功能,但是verify之后,会有一个扫描输出端verify fail。查看扫描输出端的连出端一个是逻辑“0”,一个是逻辑“1”,这个是本身reorder的问题,还是我前面少写了什么设置? 大牛,求解啊!
----------------------------------------------------------------------------------------
Matched Compare PointsBBPinLoopBBNetCutPortDFFLATTOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)00001212024
Failing (not equivalent)00001001
****************************************************************************************

顶一下,求解?!

上一篇:sdf文件中的延时
下一篇:关于BCD工艺

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top