• · 顶层实体报错11-26
• · 关于寄存器，这两种VHDL表达是否对综合和仿真有影响？11-26
• · 高速基带信号处理11-26
• · 关于FIR滤波器的优化问题11-26
• · 版上有没有做过真单相时钟电路的设计11-26
• · 新手求助：如何让Design Compiler运行后，产生一个错误报告？11-26
• · Detected ripple clock "<name>" as buffer如何解决11-26
• · Quartus的时序仿真疑问，大家指点一下。11-26
• · 一个verilog测试文件总出现错误11-26
• · 关于DFT中的reset信号如何处理11-26
• · WM873111-26
• · 如何产生VGA显示图像数据？11-26
• · 滤波求助11-26
• · 关于2级抽取滤波器的设置问题11-26
• · 请教个dc的问题--为何会有unmap的reference11-26
• · 门级仿真中 ’W‘'L''H'状态使用问题11-26
• · 求助：无法使用ISE的IP核？11-26
• · 请教程序 verilog11-26
• · 关于xilinx简单内核的仿真问题11-26
• · 门控时钟与使能问题？11-26
• · Ncverilog后仿反标SDF不正确11-26
• · 关于nios烧写问题、求大神帮助11-26
• · 不用PLL,实现时钟占空比为25%11-26
• · 这个电路为啥不能振荡11-26
• · 哪位大哥做过Sar ADC的数字补偿算法啊，求帮助。11-26