微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于xilinx简单内核的仿真问题

关于xilinx简单内核的仿真问题

时间:10-02 整理:3721RD 点击:
本人是modelsim初学者。遇到了很棘手的问题,希望大侠们给点帮助吧。
我的问题是关于调用xilinx内核的问题,使用内核的话,每次仿真,要在几千个时钟以后才会出现结果,我以乘法器来举例吧。
如果我直接用内核程序如下:
module cmult(clk,a,b,d,reset);
input clk,reset;
input [15:0] a,b;
output [31:0] d;
wire [31:0] d_t;
wire [31:0] d;
mult mult1(.sclr(!reset),.clk(clk),.a(a),.b(b),.p(d_t));
assign d=d_t;
endmodule
用这个仿真的话,前面上千个时钟,输入a,b都有,但是输出d一直为零,直到两千多个时钟以后,出现稍微正常的输出,但是还不是每个时钟都有输出。
而我把上面的乘法器内核用“*”(乘号)代替的话,下面是代码:
module cmult(clk,a,b,d,reset);
input clk,reset;
input [15:0] a,b;
output [31:0] d;
wire [31:0] d_t;
wire [31:0] d;
always@(posedge clk)
if(!reset) begin
    b<=0;
    a<=0;
    end
else
    d_t=a*b;
   
assign d=d_t;
endmodule
这样的语句形式,出现的结果就正常了,乘积在每个输入的下个时钟正确输出。
现在最郁闷的是,乘法器可用乘号,但是其他内核我就真没办法了,这个问题是个必须解决的问题,要不然以后仿真都不行了。希望大侠们给指导指导啊,实在是没办法了。

是不是有个初始化时间的参数,把参数改小可能就好了

时间参数都是默认的 1ns/1ps,初始化的参数好像都是以ps为单位的

2# lubuxin169

遇到了同样的问题,请问小编,你的问题解决了吗?是如何解决的呢?谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top