微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 这个电路为啥不能振荡

这个电路为啥不能振荡

时间:10-02 整理:3721RD 点击:




这个电路为啥不能振荡,求指点

CPLD做成震荡电路,不懂帮顶

你让他怎么起振呢

环内是大于等于3的奇数方可。很基础的东西。

学习学习!

输入已经接死了,怎么振?!



    不会,因为有延时,正好错过了。

不能振荡。

Thanks very much

    输入接的vdd哦 亲
如果反馈来个vss的话 怎么会不短路呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top