顶层实体报错

时间：10-02 整理：3721RD 点击：

小弟初学cyclone FPGA，新建了个一个AAA工程，然后添加了一个同名VHDL文件，编译的时候始终报错 Error: Top-level design entity "AAA" is undefined，但是我右键设置为top level entity了，请问什么是顶层实体啊 ?就是在有很多文件的时候，进行编译的那个么? 网上搜了很多，关于介绍顶层实体的很少，希望高手能知道一下，不胜感激

一个设计总是由不同层次的部分组成的，顶层就是包括所有其他部分的代码，简单说就是调用了其他模块的代码。

实体的名字似乎也要改成AAA吧

上一篇：关于寄存器，这两种VHDL表达是否对综合和仿真有影响？
下一篇：关于生成锁存器的问题？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器