微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 新手求助:如何让Design Compiler运行后,产生一个错误报告?

新手求助:如何让Design Compiler运行后,产生一个错误报告?

时间:10-02 整理:3721RD 点击:

小弟在学习DC,由于约束太多,总是出错。
请问:让DC自动生成一个错误报告文件的命令行怎么写?写在脚本的最后就可以吗?

有个dc.log文件就可以看得啊。
当一条命令正确执行后,在log文件里会在下一行返回1,否则为0



只有一个 command.log  
里面都是一些执行过的命令记录。

我的dc脚本是这样的:
ADD.bat文件里:
...
dc_shell -f add.scr | tee dc.log
然后再add.scr里就是综合时的 constraint了。
那个dc.log 就是你要的那个文件。
具体说明我也不清楚,还请高人解释吧。

check_design 命令吧?

如果你是指具体的那个timing constraint没设上,你需要一个一个的去试,DC本身并没有报告的命令总结这些
如果你只是要存一个错误报告
dc_shell -f compile.scr | tee err.log类似的就可以了
tee在这里是分支输出,也就是说DC的结果既打印在屏幕也向err.log文件输出
执行完你的脚本,看err.log就有你的所有报告信息



    非常感谢!很清楚了

学习了~~~

check_design >> report.log就行了


最近在写一个自动化脚本,更改设计约束的最大面积以及时钟频率,然后脚本输出时序和为例报告,不知道脚本怎么写。请指教啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top