• · 怎么用25MHz的时钟产生27MHz的时钟啊？11-26
• · 求教讲解 数学运算的电路实现11-26
• · 求教关于下变频到零中频载波不同步引起的相位频移的问题11-26
• · DCM 使用11-26
• · Michael D.Ciletti 的<<Advanced Digital Design with the Verilog HDL>>11-26
• · DC脚本生成时序分析报告11-26
• · Prime Time时钟约束的添加11-26
• · 用CPLD将一个双向通信端口扩展为四个双向通信端口11-26
• · FPGA动态范围11-26
• · 怎样有FPGA测量一个周期信号的周期呢？11-26
• · 怎样在综合时去掉时钟上的buf？11-26
• · 关于写uart接收的问题11-26
• · 关于xilinx Spartan-3 系列的XC3s1000的管脚分配的问题11-26
• · 对变量按bit赋值的疑问11-26
• · 求助：quartus 11.1 sp2没有文件标签栏11-26
• · AD9779A 插值滤波器的设置？急！11-26
• · 请教关于AD9779A插值滤波器的设置！11-26
• · 正弦插值滤波器系数问题请教11-26
• · 用quartus建了一个IP核，求指数e^x,用modelsim仿真时输出和输入一样，为什么呢？11-26
• · FPGA与AISC职业选择？望大家提供点建议~~~~~11-26
• · 调用quartus的FFT IP核仿真11-26
• · ise调用modelsim做后仿真时的错误11-26
• · ∑-△调制器的设计一个小疑问11-26
• · 求助：奇怪的timing violation报告11-26
• · 关于生成锁存器的问题？11-26