微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA动态范围

FPGA动态范围

时间:10-02 整理:3721RD 点击:
请问怎么看出FPGA的动态范围哪?通过动态范围可以确定如何截位么?

这和FPGA有什么关系……这是数字信号处理的内容。完全看你精度的要求。

Nod,如果需要高精度,FPGA是可以处理double型的,只是得以资源为代价

FPGA通常不用来实现浮点运算,太耗资源了。截位和实际处理的信号有关



现在要我在matlab确定动态范围以方便在FPGA中截位。这个怎么处理呢?谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top