• · linux下脚本调用modelsim，可以做吗？11-26
• · DDR2读数据问题的11-26
• · 映射和布局布线在芯片内部到底是如何执行的呢？11-26
• · always块中的敏感变量11-26
• · 如何学习FPGA？11-26
• · spartan-3e 一上电，电源部分就很烫，求高人11-26
• · 关于几个器件的延时（sdc文件）11-26
• · 怎么看综合出来的technology map viewer11-26
• · 菜鸟求助？11-26
• · 关于中间wire型变量声明与否的问题（debussy）11-26
• · 功能仿真和未加延时的综合后仿真不一致怎么办11-26
• · 请问verilog模块连接问题11-26
• · nand flash 控制器11-26
• · 请问负的hold时间和建立时间一般由什么引起的？11-26
• · ISE中的smartXplorer11-26
• · 关于乘法器面积11-26
• · FPGA DE0 i/o输出电压是多少？2.5v吗？11-26
• · 关于CORDIC进行三角运算11-26
• · pci +3v 金手指 allegro 怎么画？ (无内容)11-26
• · xilinx ISE和DC能否关联做FPGA11-26
• · 求助：XINLINX仿真时遇到recovery，不知道怎么修改，请指教！11-26
• · 请教一个FPGA做跳频选择的问题，请高手指教11-26
• · DC中driving strength的选择11-26
• · 8位加法器采用超前进位形式会不会太复杂了？求帮助，谢谢11-26
• · Cadence RTL Compiler里面flatten design的问题11-26