微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 8位加法器采用超前进位形式会不会太复杂了?求帮助,谢谢

8位加法器采用超前进位形式会不会太复杂了?求帮助,谢谢

时间:10-02 整理:3721RD 点击:
单纯的采用8位的超前进位形式,而不采用流水线,会不会使得电路DC综合后过于复杂?请做过的人来帮帮我,谢谢

进来看看

老帖子了,没想到现在有人帮顶。

用综合的话,不用考虑用哪种加法器吧……
RTL里写个加号,DC会自动判断用哪种加法器。
compile_ultra里加了-retime的话,甚至可以自动生成流水线。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top