• · 求DFF详细工作原理的资料11-26
• · uut中中间变量 testbench 编写问题11-26
• · SDRAM交错读写实现屏幕旋转11-26
• · C语言转VERILOG11-26
• · 请教一个多驱动的问题11-26
• · 有没有用C语言或SystemC做FPGA设计的？11-26
• · 关于用quartus综合I2C时遇到的问题，求助11-26
• · 求助大家，synplify综合的问题11-26
• · 关于DDR2中的training operations11-26
• · 急急急，如何用spart6最少资源门级电路结构设计一个加法器，输入255bit，输出8bit11-26
• · 经过进位链的加法器11-26
• · 跳跃加法器11-26
• · debussy 的vhdl和verilogHDL 混合仿真11-26
• · XILINX spartan-3主串PROM配置出的问题11-26
• · 有关USB控制芯片的选取11-26
• · MT4HTF3264HY-667的时钟频率11-26
• · ★★★急急急！我的XC18V04！救命呀！11-26
• · 请教一个关于ddr2 bank 的问题11-26
• · verilog hdl中的case default11-26
• · 请教DC综合后生成的.mr .pvl .syn分别是什么作用11-26
• · DFT时如何对同时异步复位,异步置位的电路插入链11-26
• · 关于SDRAM的突发读取模式11-26
• · vcs仿真问题11-26
• · 请假大侠，Altera FPGA 内部复位信号 如何进行 全局复位？11-26
• · CPLD乒乓球电路设计11-26