uut中中间变量 testbench 编写问题

时间：10-02 整理：3721RD 点击：

项目中的输入为200MHz时钟经过PLL 后得到75MHz 时钟 75MHz时钟作为HDMI采集信号时钟。我现在编写Testbench 把一帧数据先缓存起来，然后经过readmemb读进来读时钟为75MHz 请问在testbench 我怎么才能表示这个项目中间变量75MHz时钟或者诸如此类中间变量怎么引用或者怎么加激励求教有经验前辈。

存储器用的什么?

DDR3.遇到的主要问题就是uut的中间变量不知道怎么给激烈，比如输入信号200MHz, uut中得到75MHz，tb中要用这个信号读readmemb，没有这方面经验不知道怎么办。

在顶层定义一个wire A = B/C/D/E/C/75M 就可以了后面的是层次关系一级一级的往下

上一篇：SDRAM交错读写实现屏幕旋转
下一篇：求DFF详细工作原理的资料

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类