DFT时如何对同时异步复位,异步置位的电路插入链

你最好画个简略图，不然不好分析，一般的应该对其中的一个做Scan化对策处理的。

具体命令是什么呢，代码就是
always @(posedge spi_sck or negedge spi_rst or posedge set_cca)
    if(~spi_rst)
        cca <= reg_default_07[7];
    else if(set_cca)
        cca <= 1'b1;
    else if(reg_sel_base[7] && reg_sel_offset[0])
        cca <= cca & ！reg_d[7]
其中set_cca由内部逻辑产生，请问怎么处理啊

最好不要对 复位 或置位 的单元进行dft设计 会出问题的

你这个代码过DC可以么?我见过这样的好像过不了啊。always @(posedge spi_sck or negedge spi_rst or posedge set_cca)中set_cca又在下面作为判断语句，我在DC怎么报错误呢，版本不够么。

可以的，我不知道你的版本什么问题啊，

准备流片的代码还是只是试试DFT这种工具的?

留片的