关于用quartus综合I2C时遇到的问题，求助

时间：10-02 整理：3721RD 点击：

我要验证I2C的slave，于是在top里面将slave的RTL和用quartus生成的memory都包含进来，都是在用quartus综合的时候就报错了，说是memory的data、address、q、wren、rden这几个接口无法分配引脚。因为这几个接口都是slave与memory之间的接口，不连接外部器件，所以请问这个要这么解决，综合怎么通过?

memory和其他逻辑没有关系吗?为什么要分配到管脚上呢?想输出debug?

上一篇：求助大家，synplify综合的问题
下一篇：有没有用C语言或SystemC做FPGA设计的？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器