微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助大家,synplify综合的问题

求助大家,synplify综合的问题

时间:10-02 整理:3721RD 点击:
我现在的工作流程是synplify综合,ise pr,但我写好sdc后,发现synplfy生成的ucf问题并没有包含我所要的timing约束,进入ise pr后也不对!
     我想问的是,为什么synplify 为什么加入sdc后生成的ucf文件没有我所define 的clock 约束,,,求教大家了~~!
    万分感谢

无语,,为什么没大家回答?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top