• · ic5141里面默认的文本编辑器是在哪里设置呢？11-26
• · 谁有靠谱点的modelsim10.0c编译xilinx仿真库的资料11-26
• · 关于modelsim的readmemh的问题11-26
• · nios ii epcs问题11-26
• · microblaze或Powerpc中，如何实现和自已编写的逻辑设计(Verilog)共同访问DDR2呢？11-26
• · DCM使用求助11-26
• · 大家好，初来乍到，希望大家多关照。现在遇到一个下载的问题11-26
• · 关于ISE12.1的编程下载问题11-26
• · 请问谁有spartan 3e开发板的原理图啊？11-26
• · tb 文件后map 问题11-26
• · 请问如何verilog实现100个变量的加法11-26
• · verilog语句中“|”和“&”的含义？11-26
• · SRAM IP功耗问题11-26
• · DC综合中create_generated_clock问题11-26
• · 怎样验证含有硬核的版图11-26
• · P&R 报错 求救11-26
• · 请教MMCM时钟锁定的问题11-26
• · verilog 有多线程的仿真工具吗？11-26
• · 多通道数据采集问题11-26
• · 求助Verdi的高手们！谢谢！11-26
• · ISE和edk安装问题11-26
• · 示波器 触发11-26
• · 关于verilog 中timescale的讨论11-26
• · 帮小弟看看verilog程序问题11-26
• · xilinx FPGA速度等级选择11-26