• · 急：谁有Modelsim SE 6.2b , synplify pro 9.6.2和Quartus II 9.0的使用教程？11-26
• · 求 Xilinx的Atlys Spartan-6 二手开发板11-26
• · FPGA高级设计研修班11-26
• · ddr2读写11-26
• · synplify pro 综合约束 求指导11-26
• · modelsim仿真求助11-26
• · 各位大师，如何用Verilog 中的语句来实现时钟转换？11-26
• · signaltap 波形显示不更新，但鼠标悬停可以看到数值更新11-26
• · 有没有使用RMgen的工程师？11-26
• · 谁有《无线通信FPGA设计》11-26
• · false path11-26
• · 硬件中的平方根运算11-26
• · XILINX上REG信号由assign赋值？11-26
• · USB2.0PHY前端框架完成，现在考虑功能测试框架，有兴趣的进来看看！11-26
• · 时钟同步 fifo11-26
• · virtex-5 PLL_ADV属性不合法11-26
• · 使用spartan3的MIG生成的DDR2控制器如何写满整个DDR2SDRAM11-26
• · linux系统下ISE不能启动smartXplorer11-26
• · CPLD 如何做DSP扩展外设的译码器11-26
• · IP核如何使用11-26
• · 如何用vcs编译verilog+vhdl11-26
• · 新手问个低级问题--关于流水线中的寄存器模块的问题，谢谢11-26
• · 用encounter 的PR后产生的网表.v文件是和sdf文件相关联的吗11-26
• · ISE9.1调用除法器的问题。11-26
• · modelsim仿真，出现错误$hold( posedge WENeg:10 ns, CENeg:10 ns, 1 ns );11-26