微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > CPLD 如何做DSP扩展外设的译码器

CPLD 如何做DSP扩展外设的译码器

时间:10-02 整理:3721RD 点击:
DSP采用28335想用扩展外设采样数据,外设采用并行数据总线(A0-A15)的形式与DSP的数据总线(A0-A15)相连接,想用CPLD做译码器将CPLD中的几个I/O口与DSP的地址线(A8-A12)连接,当DSP指向某一地址时(如0x4700),用CPLD译出此地址,然后发该外设的片选信号,数据就可传至数据总线上,DSP通过读取指针中的值就可以将外设(如AD)采样的数据接收到。目前,我就是按照这种思路做的,可是无法得到正确,稳定的数据。以排除是DSP程序的问题,目前问题集中在CPLD程序上,请高手指点问题的关键在哪?



    看来还是得靠自己呀,问题解决了,原来是在用CPLD作译码器的时候,其他设备的片选设为高阻是不行的,要设成无效。否则其他设备会向数据总线发乱码的。哈哈!

译码经常有双向、高阻之类的问题。

,小编你好,你说要使其他设备片选无效。是什么意思呢,口否讲的更为具体呢?是说其外xintf区域的片选要设为无效么? 如果是的话要怎么设置呢?


,小编你好,你说要使其他设备片选无效。是什么意思呢,口否讲的更为具体呢?是说其外xintf区域的片选要设为无效么? 如果是的话要怎么设置呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top