各位大师，如何用Verilog 中的语句来实现时钟转换？
时间：10-02
整理：3721RD
点击：
比如我现在又一块时钟信号为20M的板子，但是我想获得时钟信号为25M的，除了用锁相环外，如何用Verilog来实现?用50M的来获得25M的我会，但是频率增加我不会。请各位大师们帮忙！
clock wizard?可以不。
利用相位累加原理，f1 =f2*k/N f1 输出频率， f2 时钟频率 N 是你的计数器N=2^n 根据你需要的频率 算出频率字K 就可以的出任意的频率了
谢谢回复！
很感谢回复！我现在才刚开始学习verilog,在HDL语言中能用乘除运算吗?不是只能通过统计时钟信号来实现计数吗！
时钟转换跟verilog有一毛钱关系吗
是各种门flip-flop,and,or,nor,not==在做
只要你懂电路原理 就应该明白
呵呵，关注，但是为什么不用锁相环呢
谢谢！刚开始不会，现在会了。用锁相环真的很简单……
时钟转换 Verilog HDL 关系?表示疑惑！