USB2.0PHY前端框架完成，现在考虑功能测试框架，有兴趣的进来看看！

大家好，经过大家的指点，我现在PHY的数字前端框架已经构建好，准备写硬件代码，但是我考虑到后面的工作，还是先想清楚怎么搭建好功能测试平台。
我的想法是这样的，就是要找到合适的USB2.0中的PLL模型（功能是数据恢复和时钟保持），用他可以给我的收发提供正确的时钟和必要的测试数据，我的收发能传正确就好了。
用到的软件是初期在MODELSIM和DEBUSSY下，后期在SYNOPSIS 的VCS，最后到FPGA上跑
不知道我的想法对否，如果是，那能告诉我PLL模型在哪里能下到呢?
欢迎讨论，谢先！

不要沉下去啊！
拜托帮帮忙啊！

2.0的主要是那个模拟的PLL不好做，看你怎么解决咯；其他部分没什么难度。

USB2.0 PHY的功能验证
我的主要工作是除PLL和DLL之外的模块，但是到测试阶段不好测试，还是需要用到这两个模型的配合以便提供正确的时钟和对数据的恢复。
楼上是不是做过此类的工作，交流下?

可以用designware下的dpll的model试试，性能不一定好，但仿真应该没问题。

好的模型，完善的验证，好的设计
多谢楼上的指明道路，希望那个模型能有用！

怎么会有这种广告，建议小编封杀之！
这个广告在这里好像不合适吧！

480M的模拟PLL designware那个应该不怎么好用。

这样的项目做好后，麻烦小编公开共享下，让小弟学习学习！

帮忙顶一下

呵呵
我做这个快两年了
现在正在做一个高速的HUB，我写过完整的测试平台
加我的QQ279062488   我建了个IC群的

怎么不把群号发上来啊?

建个MSN好不，QQ在很多公司都不准用哦

楼上公布下MSN啊！
楼上高手麻烦公布下MSN了，小弟正在为这个事情犯愁啊，拜托了！

顶一下，小弟正想学习学习

最麻烦的就是那个cdr了

刚要做，顶一个

学习一下！

你数字部分在FPGA上实现，估计很困难啊，FPGA怎么跑480M啊，而且像USB的握手过程需要电阻的切换，你FPGA也无法完成啊

你好，可否告知你的QQ号，我有关于usb phy 的知识向你请教讨论