XILINX上REG信号由assign赋值？
时间：10-02
整理：3721RD
点击：
最近学习ISE软件功能，官网下载了XST的 XST User Guide for Virtex-6, Spartan-6, and 7 Series Devices
版本号UG687 (v 13.1) March 1, 2011
Chapter 4 XST Verilog Support中
Integer Handling in Verilog Concatenations Coding Example
reg [31:0] temp;
assign temp = 4’b1111 % 2;
assign dout = {12/3,temp,din};
文中temp是REG型，这里也能用assign赋值?请教下各位大牛这是为什么还是书写有错误?谢谢来访！
版本号UG687 (v 13.1) March 1, 2011
Chapter 4 XST Verilog Support中
Integer Handling in Verilog Concatenations Coding Example
reg [31:0] temp;
assign temp = 4’b1111 % 2;
assign dout = {12/3,temp,din};
文中temp是REG型，这里也能用assign赋值?请教下各位大牛这是为什么还是书写有错误?谢谢来访！
当然不行的啊，assign语句左边必须是wire类型的，你可以在你的软件里面试试。会有语法错误提示的。
谢谢。