微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE9.1调用除法器的问题。

ISE9.1调用除法器的问题。

时间:10-02 整理:3721RD 点击:
Loading work.test_v
# Loading work.div
# Loading work.div_32
# ** Error: (vsim-3033) div_32.v(94): Instantiation of 'div_GEN_V1_0' failed. The design unit was not found.
#         Region: /test_v/uut/div32
#         Searched libraries:
#             c:\modeltech_6.0\xilinx_libs\XilinxCoreLib_ver
#             c:\modeltech_6.0\xilinx_libs\unisims_ver
#             work
# Loading work.glbl
# Error loading design
# Error: Error loading design
div_32.v 是我调用的除法器,但为什么在它里面出错了呢?div_GEN_V1_0是除法器div——32.v里面的一个东西。请问这是什么原因啊

没有编译IP库

你要把Xilinx提供的这个IP的Simulation Model加进去,它就在ise的安装目录下,找一找。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top