微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim仿真,出现错误$hold( posedge WENeg:10 ns, CENeg:10 ns, 1 ns );

modelsim仿真,出现错误$hold( posedge WENeg:10 ns, CENeg:10 ns, 1 ns );

时间:10-02 整理:3721RD 点击:
如题,用modelsim仿真,testbench挂着nand flash的仿真模型,但是报错
Error: D:/controller/k9d1g08.v(521): $hold( posedge WENeg:10 ns, CENeg:10 ns, 1 ns );
#    Time: 10 ns  Iteration: 4  Instance: /ctl_top_tb/flash
有知道的么?

模型包含了时序检查信息,但你进行的可能是功能仿真。把模型最后一部分的时序检查屏蔽掉就好了。

说明的你的时序配合不符合testbench的要求。



     屏蔽掉是没有报错了,但是也没有出正确的结果。是testbench写的有问题?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top