SRAM IP功耗问题

时间：10-02 整理：3721RD 点击：

目前的项目，需要采用SRAM缓存一帧视频信息，因此采用到了214个2K×18bit的ARM公司的双口SRAM。通过DC综合分析，SRAM部分的功耗为1300多mW,好吓人啊，按照1.8V的逻辑计算，其电流为1A。这样肯定是不能接受的。
不知道大牛们，有没有曾经用过SRAM IP呢?其功耗是怎样的一个情况呢?是我设置没弄对，才造成这样的结果吗?

上一篇：DC综合中create_generated_clock问题
下一篇：verilog语句中“|”和“&”的含义？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器