微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎样验证含有硬核的版图

怎样验证含有硬核的版图

时间:10-02 整理:3721RD 点击:
我有一块版图,里面有基本的数字们,还有一个MTP存贮体,这个存贮体是第三方公司提供的,只有LEF视图,怎样calibre工具来做这块版图的LVS验证呢

用cdl

正解!

厂家不可能给cdl给你的,只有厂家的行为级描述,用hercules工具可以把它当成黑盒处理,但是在calibre中不知道怎么来设置

知道了,自己创建一个空的就行了,再用黑盒处理

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top