microblaze或Powerpc中，如何实现和自已编写的逻辑设计(Verilog)共同访问DDR2呢？
时间：10-02
整理：3721RD
点击：
目前已经实现了使用V5在PowerPC下采用mpmc核来控制DDR2了?但是不知道如何实现自己编写的逻辑来访问这个DDR2?请大侠指点。
MPMC的连接端口有PLBV46、XCL、SDMA、VFBC、NPI、MCB，目前PLBV46连接到PowerPC下面了，MCB不适用我现在的v5，那剩下的XCL、SDMA、VFBC、NPI这几个哪个可以实现我需要的设计呢?请大侠指点，谢谢。
MPMC的连接端口有PLBV46、XCL、SDMA、VFBC、NPI、MCB，目前PLBV46连接到PowerPC下面了，MCB不适用我现在的v5，那剩下的XCL、SDMA、VFBC、NPI这几个哪个可以实现我需要的设计呢?请大侠指点，谢谢。
不太明白你的意思，既然是SOPC系统，那肯定是通过C语言来访问啊，如果不是SOPC系统，你控制NPI就可以进行读写操作了啊?！