请假大侠，Altera FPGA 内部复位信号 如何进行 全局复位？
时间：10-02
整理：3721RD
点击：
请教大侠，现在在做一个项目，用到Altera的EP2C5 FPGA，内部逻辑产生一个复位信号，要进行全局复位，但是线的delay比较大，请问如何连在全局复位线上?这样可以减少delay，谢谢
采用全局时钟信号（Global_clock）
在assigment ---assigment editor中可对网络进行设置，是否使用全局布线资源。
你好，我用的是Quartus II 11.0，请问具体是怎么设置呀?谢谢
你好，我用的是Quartus II 11.0，请问具体是怎么设置呀?谢谢
全局布线资源够的情况下，综合工具会自动将扇出大的网表分配到全局网络，所以你所说的应该是多此一举。
如果还想自己上时钟网络，可以看datasheet，例化bufg这种时钟驱动器。就不知道复位信号是否能当时钟信号一样处理