微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > debussy 的vhdl和verilogHDL 混合仿真

debussy 的vhdl和verilogHDL 混合仿真

时间:10-02 整理:3721RD 点击:
各位:没有用代码中既有vhdl,又有verilogHDL 的情况下怎么使用debussy 软件的经验?

debussy,只是个debug工具,不是仿真工具,混合仿真,就方是仿真工具支持就行

对头,说对了。呵呵。呵呵呵呵呵呵呵呵

看verdi自带的帮助文档里有,很麻烦的,要先把vhdl和verilog分别用verdi自带工具编译,然后再用verdi打开。

我最近也在搞这个,争取到64位系统下去仿真,modelsim仿真+debussu看波形,貌似很不错~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top