微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎么看综合出来的technology map viewer

怎么看综合出来的technology map viewer

时间:10-02 整理:3721RD 点击:
一般在写代码之前都会先画出结构框图
可写代码综合后,从technology map viewer看到的结构图是非常具体的,跟具体的芯片是相关的
比如一组32路数据输入,它也会拆分成32个单路输入
这样的话,就很难看出综合出来的结构图是否跟我所期望的结构是一致的
请教各位大神,technology map viewer该怎么分析?还是可以设置成总线形式?

请教啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top