• · ASIC设计中寄存器的复位问题11-27
• · Northwest Logic的AXI DMA Back-End Core11-27
• · quartues fft ip核的使用问题。11-27
• · Xilinx ISE 14.1软件使用的Verilog标准是哪个？11-27
• · 多比特跨时钟域 sdc约束 求助11-27
• · 为什么cadence RTL compiler会把超前进位加法器综合成行波进位加法器？11-27
• · 如何在RTL级别代码中指定综合所需要的单元11-27
• · 大家仿真是用Modelsim还是NCVerilog？11-27
• · VHDL编程求助11-27
• · verilog如何在测试代码中指定仿真时间的长度11-27
• · 求助一个verilog模块，脉冲信号启动计数器，计数到定值停止。谢谢11-27
• · 如何自动对异步fifo进行功能验证？11-27
• · 有没有反综合工具（gate ->verilog）11-27
• · QUARTUS 编译设置的问题11-27
• · Nano Time求助11-27
• · VCS-2013仿真问题11-27
• · ise调用synplify？11-27
• · FPGA的重新配置问题。11-27
• · 承接后端兼职（SOC物理设计师9年）11-27
• · 关于Using_DE0-Nano_Flash11-27
• · 关于PCIe的BAR空间11-27
• · 求教perl、tcl等脚本语言对一个数字前端或者验证者的重要性11-27
• · altera fpga远程升级11-27
• · 求助：关于quartus编译时出现的一个警告11-27
• · 调试altera的TSE ipcore遇到的问题11-27