微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:关于quartus编译时出现的一个警告

求助:关于quartus编译时出现的一个警告

时间:10-02 整理:3721RD 点击:
菜鸟求高手解答
编译的时候出现如下警告
Warning: 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder
这是什么错误,什么原因造成的?

进行功能仿真的时候,发现仿真结果正常。但是不放心啊。

是不是有的信号没有连接呢? 这个不影响的,



    嗯,谢谢楼上的朋友,发现问题了。实例化的时候,有一个端口没用,让没用的端口的位置空着了,加上下面的程序的“.cout()”就好了。不过书上说空着也可以的,不知道为什么会报警告。
add8_ahead b2v_inst3(
.cin(SYNTHESIZED_WIRE_19),
.a(SYNTHESIZED_WIRE_20),
.b(SYNTHESIZED_WIRE_21),
.cout(),
.s(SYNTHESIZED_WIRE_17));



  机智

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top