微波EDA网,见证研发工程师的成长! 2025年03月29日 星期六
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有没有反综合工具(gate ->verilog)

有没有反综合工具(gate ->verilog)

时间:10-02 整理:3721RD 点击:
现在我想把晶体管级电路逆转换到verilog,请问有没有这样的工具啊?

要是有成熟的,做反向岂不无敌了

少年你骨骼惊奇,思想独特,中国IC振兴就靠你了

有,你自己的脑袋

想过这方面的事,门级的有可能。

即使反向了,估计可读性也很差

要是能做出来,可读性又好,弄个公司,市值超苹果指日可待

gate <-->verilog 基本就是映射的关系,我觉得要做的话也是能够实现的。
EDA公司是不会做这个工具的,因为用这个做逆向就太方便了。看来这个得靠中国创新了



   小编思想独特,霸气侧漏,是逆向届的领袖人物啊

神一样的想法,已经领先我们几个世纪了

灌水灌水灌水

呵呵,这个确实是难呀。

少年,你想干什么?

思维独特有想法

理论上是不行的,有些抽象信息没了

小编的想法是我们凡人无法比及的

gatevision maybe.

干嘛都这样打击小编,我看行~

good idea !

很有想法的年轻人

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top