微波EDA网,见证研发工程师的成长! 2025年03月26日 星期三
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > QUARTUS 编译设置的问题

QUARTUS 编译设置的问题

时间:10-02 整理:3721RD 点击:
在编译时,如果有如下语句:reg[7:0] cnt;
always @ (posedge clk) cnt <= cnt + 1;
系统就会报警告,提示数据长度不匹配,必须写+8‘h01
我想问能在什么地方设置,使编译时,遇到这种情况不用警告吗?

自己找到了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top