• · 外部逻辑和MicroBlaze交换数据11-27
• · 既然有designware，为何要自己设计乘法器11-27
• · verilog2001中关于`define的作用域11-27
• · gtp/gtx调试问题11-27
• · ZYNQ设计心得11-27
• · 模拟集成电路设计九个级别《转》11-27
• · 如何实现I2C的数据连续写入11-27
• · DC安装磨难记11-27
• · 计数器要如何写才能通过LEDA检查？11-27
• · 请介绍一下时钟抖动的含义。11-27
• · 求教时钟抖动Jitter对电路性能的影响11-27
• · 求 Mentor Graphics AMS window 版本11-27
• · 请教synplify pro 201509版破解问题11-27
• · synplify 201503报错信息（难道不支持v和vhd，不可思议呀）11-27
• · 请问DC综合的乘法器是什么类型的？有必要再用verilog专门写一个乘法器吗？11-27
• · FPGA从IBUF到OBUF的最短路经11-27
• · 用ICC 读DC 写出的网表 报 module name too long11-27
• · 高低位连续异或有什么意义11-27
• · dc导出的Verilog网表没有vdd/vss11-27
• · 谁有华为testbench编码这个参考啊11-27
• · 亚稳态可以消除吗？11-27
• · ise调用modelsim仿真，如何在modelsim里修改代码后编译重新生成仿真波形11-27
• · ISE IP核如何实现IFFT？11-27
• · 关于xilinx的pcie仿真说明！pcie仿真建议看一下11-27
• · Topweaver SoC integration tool11-27