微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 高低位连续异或有什么意义

高低位连续异或有什么意义

时间:10-02 整理:3721RD 点击:
大家好,我在做三速以太网的开发,在FIFO的存取上有些问题不明白,Add_wr是9位的写地址寄存器,请问第9行的高低位连续异或有什么意义?
1.  always @ (posedge Reset or posedge Clk_SYS)
2.   if (Reset)
3.       Add_wr_gray <=9'b0;
4.   else
5.
begin
6.
Add_wr_gray[8]
<=Add_wr[8];
7.
for (i=7;i>=0;i=i-1)
8.
Add_wr_gray <=Add_wr[i+1]^Add_wr;
9.
end

就是二进制码转格雷码的操作,比如ptr_gray【3:0】 = (ptr_bin[3:0] >>1) ^ ptr_bin[3:0]


非常感谢

小编,我最近也在调用三速以太网的IP核,能加下好友交流下吗,qq:1922552526

学习了

1bit和Addr_wr所有位一起异或?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top