请介绍一下时钟抖动的含义。

[求助]请介绍一下时钟抖动的含义。
就是说jitter吧。其实可以理解为时钟的边沿本该周期性在同一位置出现，可实际上会有少许的前后偏差。

[求助]请介绍一下时钟抖动的含义。
也就是说时钟在到达各个register的时间有偏差，由硬件的时延引起?

[求助]请介绍一下时钟抖动的含义。
不是，你说的那个叫clock skew，中文好像翻成时钟歪斜吧。

[求助]请介绍一下时钟抖动的含义。
那么意思是说时钟的周期有微小的变化，或者不是精确的占空比? 这样理解对了吗?

[求助]请介绍一下时钟抖动的含义。
是不是clock skew这个概念?

[求助]请介绍一下时钟抖动的含义。
skew 和 jitter 是不同的。skew 是 时钟在空间上不同的两点间的固定的相位偏差。
jitter是空间上某一点时钟相位的相对与基准相位的偏差，有细分有不同的测量方法。
jitter在任何情况下都是有害的，而skew有些情况下是有益的。你说的应该是jitter.
我觉得可以理解为在此点观察一个时钟波形，它的周期随机波动，不是常数，就是存在
jitter，没有jitter当然是一种理想情况。

[求助]请介绍一下时钟抖动的含义。
抖动（jitter）的定义是“数字信号的各个有效瞬时对其当时的理想位置的短期性偏离”，也就是说抖动是不希望有的数字信号的相位偏离。

[求助]请介绍一下时钟抖动的含义。
呵呵，明白了，简单的说也就是jitter是clock不理想的表现，skew是硬件延时的表现。是不是这样呀！

没什么很大区别

基础概念用BAIDU是很好的解决方法

很详细，受益，3Q！

正确答案

个人以为，jitter是单个timing path中的非理想因素的体现（包括cells、nets，也包括晶振和板子噪声等）；skew是多个timing path之间的非理想因素的体现。
当然，如果是做约束的话可以统一算作uncertainty

查一下pci express 的jitter spec，那里面讲的比较清楚，3中，phase jitter, period jitter, cycle-to-cycle jitter

这个解释非常到位

clock jitter，是说时钟源的不确定性

我认为任何原件都有电容电感等特性，时钟抖动指时钟由于这种因素失真，并非理想波形

世界真的太难了啊。没有钱下载了啊。

during synthesis, jitter and skew are almost same. But they have different source.

没错，Jitter其实就是说clock边沿到来的时间的在一个可能范围内，而不是一个精确的时刻！ 而skew是两点的相位差

时钟抖动：明确含义 clock jitter，当然也有一种理解包括clock skew and clock jitter。
clk skew:一个时钟翻转的到达时间差别；
clk jitter:某点上时钟周期发生暂时的变化。

回复
时钟抖动简单的说就是时钟的占空比在某个时间段中不一致。

学习了！