quartues fft ip核的使用问题。
时间:10-02
整理:3721RD
点击:
最近在学习用FPGA做FFT分析。测试平台quartues ii 12.0,cyclone iv,16位250Kbps的ADC做离散抽样。
对小于100K的正弦信号进行频率分析。
所遇到的问题如下:
1.我的采样时间该如何选取比较合适(也就是采样分辨率)?
初略计算了一下,250K的采样率,0.5s的采样时间要有100Hz(不知这个分辨率是否有实际意义)的分辨率。
然而计算出来的采样点数至少要5000个点(不知道这样算是不是对的,这几天刚弄明白FFT)。
5000个点的FFT用FPGA的IP核实现速度怎么样?
2.quartues里fft的ip核引脚看不懂。
在百度上搜了半天也没有发现这个核的引脚的解释,在IP的界面也没有找到相关的资料。
具体引脚如下:
3.如何控制这个IP核?
在这引脚里看到了实数输入和虚数输入,是并行输入并行输出的吗?(假设精度为16位,同ADC的精度,不过事实上应该会有几位噪声干扰)
AD转换过来的量是实数,那么虚数是不是就是一直输入0?
4.这个核的时钟该如何选取,是直接接板子上晶振的时钟还是用个PLL倍频以便快速运算?
(为今年电子设计大赛做的准备,时间比较赶,有什么技术上的错误或者知识上的欠缺欢迎指正!谢谢大家了~)
对小于100K的正弦信号进行频率分析。
所遇到的问题如下:
1.我的采样时间该如何选取比较合适(也就是采样分辨率)?
初略计算了一下,250K的采样率,0.5s的采样时间要有100Hz(不知这个分辨率是否有实际意义)的分辨率。
然而计算出来的采样点数至少要5000个点(不知道这样算是不是对的,这几天刚弄明白FFT)。
5000个点的FFT用FPGA的IP核实现速度怎么样?
2.quartues里fft的ip核引脚看不懂。
在百度上搜了半天也没有发现这个核的引脚的解释,在IP的界面也没有找到相关的资料。
具体引脚如下:
- module FFT_ip (
- clk,
- reset_n,
- clk_ena,
- inverse,
- sink_valid,//每帧输入数据有效时高电平
- sink_sop,//指示每帧输入数据的第一个数据
- sink_eop,//指示每帧输入数据的最后一个数据。
- sink_real,
- sink_imag,
- sink_error,
- source_ready,
- sink_ready,
- source_error,
- source_sop,
- source_eop,
- source_valid,
- source_exp,
- source_real,
- source_imag);
3.如何控制这个IP核?
在这引脚里看到了实数输入和虚数输入,是并行输入并行输出的吗?(假设精度为16位,同ADC的精度,不过事实上应该会有几位噪声干扰)
AD转换过来的量是实数,那么虚数是不是就是一直输入0?
4.这个核的时钟该如何选取,是直接接板子上晶振的时钟还是用个PLL倍频以便快速运算?
(为今年电子设计大赛做的准备,时间比较赶,有什么技术上的错误或者知识上的欠缺欢迎指正!谢谢大家了~)
altera网站上有FFT IPCore的使用手册,IO说明和基本时序图都有;
FFT运算根据你的需求确定采样时钟和点数,然后选择近于2^N的数值作为实际运算点数;
流水线式的运算速度取决于你的运算时钟,FPGA实现FFT还是很快的。
自己找到了这个IP核的使用文档。送上链接,应该也会有人和我遇到一样的问题的。http://www.cnblogs.com/woshitian ... /12/16/2820686.html
自己在网上搜到了这个IP核的使用,献上链接~http://www.cnblogs.com/woshitian ... /12/16/2820686.html
请问小编问题解决了吗?可否传上经验呀?
请问小编,哪里有FFT的IP核,我用的ISE14.7, 在这个路径下没有找到关于FFT的IP核C:\Xilinx\14.7\ISE_DS\EDK\hw\XilinxProcessorIPLib\pcores
是需要自己去哪里下载吗?
你的输入数据有没有小数部分,因为IP输入必须是整数,你如何解决?
file---new source -----select source type------IP(core generator & architecture wizard)------select ip-----digital signal processiing----------transforms----fft
