微波EDA网,见证研发工程师的成长! 2025年03月23日 星期日
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise调用synplify?

ise调用synplify?

时间:10-02 整理:3721RD 点击:
您们好! 我通过ise调用synplify, 但synplify是不是自动生成synplify.ucf进行综合?
那ise的ucf就约束不到综合的过程了吗?
谢谢!

试试synplify自带的ucf2sdc.exe,先吧ucf转成sdc

回樓上的....看不懂在說啥


先写ise的ucf;
如要用ise调synp编译,则使用synp目录里面的ucf2sdc.exe将usf转成sdc,并命名成synplify.sdc,再调用synp编译。

这两天试了一下synplify和ISE的联合使用问题,结果不算好,不过还是弄清了一些东西。
简单方法:ISE软件对其他公司的软件支持度比较好,如modelsim和synplify pro之类的软件,可以在集成环境中设置综合使用synplify pro,仿真使用modelsim。具体操作是在“edit”菜单->"preference"选项-> "general"选项下"integrated tools"中设置好modelsim和synplify pro的安装路径。注意要想使用modelsim秋synplify pro,在创建工程时还需要设置synthesis tools 为synplify pro,simulator tools为modelsim。在process窗口下会有synplify和modelsim的图标显示。这种方法简单有效,并且对ISE自带的IP core有很好的支持。
分开单独操作:先使用synplify综合,后使用ise进行map等操作。1、用CORE generator生成了一个FIFO和DCM_ADC(按网上说的设置好,如vendow、netlist),然后外加一个module.v对这两个模块进行调用。2、创建一个synplify pro工程,添加这三个.v文件。最后综合生成一个edf文件。3、建立一个ISE工程,工程类型为EDIF,添加第二步生成的EDF文件,进行Implement过程,报了两个error:“NgdBuild:604 - logical block 'u_clk_dcm' with type 'clk_dcm' could not be resolved. A pin name misspelling can cause this, missing edif or ngc file, or the misspelling of a type name. Symbol 'clk_dcm' is not supported in target 'virtex5'。”最终失败,最后在网上查找资料,还是没找到什么有效方法。
今天比较了一下由ISE调用synplify pro生成的edn文件和人工使用synplify pro所生成的edf文件,发现有很大的不同,后者生成的网表没原对ip core进行细化,只当作一个黑盒子,导致ise做impliment时不识别例化的IP module名。如果使用ISE调用synplify pro生成edn文件,将它拷贝出来,新建一个ise工程,并将edn文件加入工程,执行implement操作,则会success,包括translate、map、place&rout。
本人曾试图加入那两个ip的.v或者直接在第3步的ise工程中添加这两个ip都行不通。只能承认失败了,希望有高手解决这个问题。

转自http://hi.baidu.com/%B7%B2%C8%CB%D5%FD%B5%C0/blog/item/c58ecd4e815a5bf2d72afcbe.html


你说的很对,但是那是针对与物理综合时使用的一个小的插件,可以将ISE生成的UCF文件转变成可供Synplify综合使用的SDC文件,建议查考一下Synplify的用户手册就知道怎么回事了



   您好,我安装的synplify怎么没有这个插件呢 ?多谢!

我遇到过synpify中和出来edf,(里面就一个simple dpram )
用ISE调用这个edf会在translate时产生各种问题
有高手能解释下不?

学习下...

围观一下,synplify_pro生成edf,再去ISE

不錯的資料  謝謝分享

多谢多谢!
有个问题,第一个crack文件夹里是空的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top